Publicado originalmente por IEEE Spectrum
O CMOS 2.0 exigirá criatividade excepcional para reconectar e empilhar em 3D o chip
Houve um tempo, décadas na verdade, em que tudo o que era necessário para fazer um chip de computador melhor eram transistores menores e interconexões mais estreitas. Esse tempo já passou e, embora os transistores continuem a ficar um pouco menores, simplesmente torná-los assim não é mais o ponto. A única maneira de manter o ritmo exponencial da computação agora é um esquema chamado co-otimização de tecnologia de sistema, ou STCO, argumentaram pesquisadores no ITF World 2023 na semana passada em Antuérpia, Bélgica. É a capacidade de dividir os chips em seus componentes funcionais, usar o transistor ideal e a tecnologia de interconexão para cada função e juntá-los novamente para criar um todo com menor consumo de energia e melhor funcionamento.
“Isto nos leva a um novo paradigma para CMOS”, diz Marie Garcia Bardon, gerente de P&D da Imec. O CMOS 2.0, como a organização belga de pesquisa em nanotecnologia está chamando, é uma visão complicada. Mas pode ser o caminho mais prático a seguir, e partes dele já são evidentes nos chips mais avançados de hoje.
De certa forma, a indústria de semicondutores foi prejudicada nas décadas anteriores a 2005, diz Julien Ryckaert, vice-presidente de P&D do Imec. Durante esse tempo, químicos e físicos de dispositivos foram capazes de produzir regularmente um transistor menor, mais rápido e de menor potência, que poderia ser usado para cada função em um chip e que levaria a um aumento constante na capacidade de computação. Mas as rodas começaram a sair desse esquema não muito tempo depois. Os especialistas em dispositivos podiam criar novos transistores excelentes, mas esses transistores não estavam criando circuitos menores e melhores, como a memória SRAM e as células lógicas padrão que constituem a maior parte das CPUs. Em resposta, os fabricantes de chips começaram a quebrar as barreiras entre o design de células padrão e o desenvolvimento de transistores. Chamado de co-otimização de tecnologia de design, ou DTCO, o novo esquema levou a dispositivos projetados especificamente para criar células e memória padrão melhores…
Veja o artigo completo no site IEEE Spectrum